Cet article présente un algorithme pour implémenter la couche logicielle de la modulation SFSK sur Digital Signal Processor (DSP). L’interface avec la couche physique définie dans le protocole PLAN est aussi abordée permettant l’envoi des trames sur réseau électrique. Les différentes étapes de l’implémentation, comme le choix du PLL, la synchronisation à 50Hz et les contraintes matérielles sont abordées. Le critère maximum de gain est utilisé afin d’optimiser l’algorithme. L’expérience que nous avons réalisée pour tester notre algorithme, consiste à envoyer et à recevoir des requêtes Courant Porteur en Ligne (CPL) formatés selon le protocole PLAN à travers le réseau électrique. Cette étude a été réalisée au sein d’un industriel et qui nous a permis de maîtriser l’atténuation du signal CPL par les bruits blancs et les perturbations électromagnétiques dus aux arrêts et redémarrages des appareils connectés sur le réseau. Le banc de test est en cours de mise en œuvre afin de réaliser des expériences terrains sur le réseau de distribution électrique de Madagascar.